歷經三個多月的等待 總算公佈計畫了
很多人申請科技部計畫 都是將專題的半成品/成品拿去丟
但是老實說 我大三上其實沒甚麼實作電路
從設計到IC Layout 幾乎可以說是0進展
因為大三上課算多 且指導教授要我們先看完大量的paper再說
所以寒假去實驗室都是在報告論文的結果探討
直到開學後一個禮拜 才開始著手科技部計畫的事情
換言之 我們Lab的專題生 要在不到兩個禮拜的時間內生出一篇計畫
不過在計畫的文獻探討部分 算是挺輕鬆的
因為之前看很多篇SRAM設計、圖像分析、神經網路等論文
但是能否做出一個具功能的電路架構 當下我是挺頭痛的= =
而且 如果只是把paper的內容東拼西湊就繳交出去
感覺應該是會GG 所以絞盡腦汁也要做出改良
幸好在最後一週 想到一種沒人做過的電路設計
其實說白了 就是在不影響功能的情況下 將電路簡化
並且用更容易實現的邏輯閘 來達成文獻所要的目的
這裡就不放我改良過後的SRAM電路圖了xd
後來點開計畫的審查意見 發現其實所有計畫 審查委員都會親自閱覽內容@@
本來以為科技部人員只會看標題跟成績 然後就差不多了哈哈
以下為審查員的評語:
嗯... 其實我後來也有發現 設計上的確有瑕疵
只是當下沒想這麼多 就覺得這樣改良 輸出的效果應該不錯
(雖然根本還沒動工...)
我專題方面也是做圖像處理的人工智慧架構
但是並非用科技部計畫的HSPICE設計 而是數位電路使用的verilog撰寫
邊界偵測的演算法也從Canny變成Sobel
唉 暑假變成同時要加強專題 還要弄計畫= =
推甄的備審資料只好先擺一邊ㄌ
終於又完成一件事了 很開心能通過科技部計畫~
感謝在撰寫期間幫助窩的前輩們Q__Q 以及一起打拚的同學
既使沒通過 但藉由這次的經驗 相信程度會更上層樓的 !
創作內容
【IC Design】科技部計畫通過
生活 (9)